6月23日消息，正準國際半導(dǎo)體標準化組織JEDEC近日正式批準了SPHBM4（Standard Package High Bandwidth Memory 4）標準 。式批速度

該標準旨在解決HBM成本持續(xù)攀升和先進封裝供應(yīng)緊張的標準問題 ，通過將I/O數(shù)據(jù)引腳數(shù)量壓縮至原先的引腳1/4、信號速度提升4倍  ，砍至在標準封裝結(jié)構(gòu)下實現(xiàn)與HBM4相當?shù)姆缎阅芩?。

SPHBM4保留了與HBM4完全相同的正準DRAM堆疊架構(gòu)，核心差異在于接口基礎(chǔ)裸片的式批速度設(shè)計優(yōu)化，可直接搭載于標準有機基板 ，標準而非傳統(tǒng)HBM4依賴的引腳昂貴硅中介層。

標準HBM4接口擁有2048個數(shù)據(jù)信號引腳，砍至SPHBM4將其減少至512個 ，翻倍通過4:1串行化技術(shù)使單引腳帶寬達到HBM4的正準4倍 ，從而在引腳數(shù)大幅減少的式批速度情況下維持相同的總吞吐量。

SPHBM4的標準連接距離也得到優(yōu)化，主機計算裸片與內(nèi)存之間的最大連接距離擴展至20毫米，有助于改善封裝內(nèi)部的散熱管理 。

業(yè)內(nèi)人士指出 ，SPHBM4使HBM級內(nèi)存能夠更經(jīng)濟地部署于大型封裝中 ，隨著SPHBM4普及，玻璃基板的應(yīng)用價值有望同步提升。

該標準由JEDEC DRAM存儲器小組委員會討論后最終獲批 。三星電子
、SK海力士等存儲企業(yè)是否跟進推出相關(guān)產(chǎn)品，以及臺積電 、英偉達等企業(yè)是否采用 ，將決定該標準能否真正改變行業(yè)格局。

業(yè)界分析認為 ，SPHBM4的商業(yè)化落地仍需觀察，但標準的正式獲批為降低AI算力基礎(chǔ)設(shè)施成本開辟了新的技術(shù)路徑 。